clk‘eventandclk=’1‘VHDL
<p>问题：clk‘eventandclk=’1‘VHDL<p>答案：↓↓↓<p class="nav-title mt10" style="border-top:1px solid #ccc;padding-top: 10px;">彭岩的回答：<div class="content-b">网友采纳 当时钟信号clk发生改变并且clk=1的时候 前面应该是waituntil,而且一个process中这句waituntil只能出现一次 如果出现了,process的sensibilitylist不用写任何信号 vhdl同道握手：） 希望回答对你有用
页:
[1]